Een volledige uitleg van het chipproductieproces (2/2): van wafel tot verpakking en testen

De productie van elk halfgeleiderproduct vereist honderden processen en het gehele productieproces is verdeeld in acht stappen:Wafelverwerking - Oxidatie - Fotolithografie - Etsen - Dunne filmafzetting - Interconnectie - Testen - Verpakking.

---

Stap 5: Dunne filmafzetting

Om de micro -apparaten in de chip te maken, moeten we continu lagen dunne films afzetten en de overtollige onderdelen verwijderen door te etsen, en ook enkele materialen toevoegen om verschillende apparaten te scheiden. Elke transistor of geheugencel is stapsgewijs ingebouwd door het bovenstaande proces. De "dunne film" waar we het hier over hebben, verwijst naar een "film" met een dikte van minder dan 1 micron (μm, een miljoenste van een meter) die niet kan worden vervaardigd door gewone mechanische verwerkingsmethoden. Het proces van het plaatsen van een film met de vereiste moleculaire of atomaire eenheden op een wafel is "depositie".

Om een ​​meerlagige halfgeleiderstructuur te vormen, moeten we eerst een apparaatstapel maken, dat wil zeggen, wisselend meerdere lagen dunne metaal (geleidende) films en diëlektrische (isolerende) films op het oppervlak van de wafer stapelen en vervolgens de overtollige onderdelen verwijderen door herhaalde etceprocessen om een ​​driedimensionale structuur te vormen. Technieken die kunnen worden gebruikt voor depositieprocessen omvatten chemische dampafzetting (CVD), atomaire laagafzetting (ALD) en fysische dampafzetting (PVD), en methoden met behulp van deze technieken kunnen worden onderverdeeld in droge en natte afzetting.

Chemische dampafzetting (CVD)

In chemische dampafzetting reageren voorlopergassen in een reactiekamer om een ​​dunne film te vormen die is bevestigd aan het oppervlak van de wafel en bijproducten die uit de kamer worden gepompt. Plasma-verbeterde chemische dampafzetting maakt gebruik van plasma om de reactantgassen te genereren. Deze methode verlaagt de reactietemperatuur, waardoor deze ideaal is voor temperatuurgevoelige structuren. Het gebruik van plasma kan ook het aantal afzettingen verminderen, wat vaak resulteert in films van hogere kwaliteit.

Atomaire laagafzetting (ALD)

Atomaire laagafzetting vormt dunne films door slechts enkele atomaire lagen tegelijk af te zetten. De sleutel tot deze methode is om onafhankelijke stappen te fietsen die in een bepaalde volgorde worden uitgevoerd en een goede controle behouden. Het wafeloppervlak bedekken met een voorloper is de eerste stap en vervolgens worden verschillende gassen geïntroduceerd om te reageren met de voorloper om de gewenste stof op het wafeloppervlak te vormen.

Fysieke dampafzetting (PVD)

Zoals de naam al aangeeft, verwijst fysieke dampafzetting naar de vorming van dunne films op fysieke middelen. Sputeren is een fysieke dampafzettingsmethode die argonplasma gebruikt om atomen van een doelwit te sputteren en ze op het oppervlak van een wafel af te zetten om een ​​dunne film te vormen. In sommige gevallen kan de afgezette film worden behandeld en verbeterd door technieken zoals ultraviolette thermische behandeling (UVTP).

Stap 6: Interconnectie

De geleidbaarheid van halfgeleiders is tussen geleiders en niet-geleiders (d.w.z. isolatoren), waardoor we de stroom van elektriciteit volledig kunnen regelen. Op wafer gebaseerde lithografie, etsen en depositieprocessen kunnen componenten zoals transistoren bouwen, maar ze moeten worden verbonden om de transmissie en ontvangst van kracht en signalen mogelijk te maken.

Metalen worden gebruikt voor circuitverbinding vanwege hun geleidbaarheid. Metalen die worden gebruikt voor halfgeleiders moeten aan de volgende voorwaarden voldoen:

· Lage weerstand: Omdat metaalcircuits stroom moeten passeren, moeten de metalen erin lage weerstand hebben.

· Thermochemische stabiliteit: De eigenschappen van metaalmaterialen moeten ongewijzigd blijven tijdens het metaalinterconnectieproces.

· Hoge betrouwbaarheid: Naarmate de geïntegreerde circuittechnologie zich ontwikkelt, moeten zelfs kleine hoeveelheden metaalinterconnectmaterialen voldoende duurzaamheid hebben.

· Productiekosten: Zelfs als aan de eerste drie voorwaarden wordt voldaan, zijn de materiaalkosten te hoog om te voldoen aan de behoeften van massaproductie.

Het interconnectieproces maakt voornamelijk gebruik van twee materialen, aluminium en koper.

Aluminium interconnectieproces

Het aluminium interconnectieproces begint met aluminiumafzetting, fotoresistische toepassing, blootstelling en ontwikkeling, gevolgd door etsen om selectief overtollig aluminium en fotoresist te verwijderen voordat het oxidatieproces invoert. Nadat de bovenstaande stappen zijn voltooid, worden de fotolithografie-, ets- en depositieprocessen herhaald totdat de interconnectie is voltooid.

Naast de uitstekende geleidbaarheid is aluminium ook gemakkelijk te fotolithograaf, etsen en afzetting. Bovendien heeft het een lage kosten en goede hechting aan de oxidefilm. De nadelen zijn dat het gemakkelijk te corroderen is en een laag smeltpunt heeft. Om te voorkomen dat aluminium met silicium reageert en verbindingsproblemen veroorzaakt, moeten metaalafzettingen worden toegevoegd aan gescheiden aluminium van de wafer. Deze afzetting wordt "Barrier Metal" genoemd.

Aluminium circuits worden gevormd door afzetting. Nadat de wafel de vacuümkamer binnengaat, zal een dunne film gevormd door aluminiumdeeltjes zich aan de wafel hechten. Dit proces wordt "Vapor Deposition (VD)" genoemd, dat chemische dampafzetting en fysische dampafzetting omvat.

Koper -interconnectieproces

Naarmate halfgeleiderprocessen geavanceerder worden en apparaatgroottes krimpen, zijn de verbindingssnelheid en elektrische eigenschappen van aluminiumcircuits niet langer voldoende en zijn nieuwe geleiders die voldoen aan zowel de grootte als de kostenvereisten nodig. De eerste reden waarom koper aluminium kan vervangen, is dat het een lagere weerstand heeft, wat snellere apparaatverbindingssnelheden mogelijk maakt. Koper is ook betrouwbaarder omdat het beter bestand is tegen elektromigratie, de beweging van metaalionen wanneer stroom door een metaal stroomt dan aluminium.

Koper vormt echter niet gemakkelijk verbindingen, waardoor het moeilijk is om te verdampen en te verwijderen van het oppervlak van een wafel. Om dit probleem aan te pakken, in plaats van koper te etsen, deponeren en etsen we diëlektrische materialen, die metalen lijnpatronen vormen die bestaan ​​uit loopgraven en vias waar nodig, en vullen we vervolgens de bovengenoemde "patronen" met koper om interconnectie te bereiken, een proces dat "damasceen" wordt genoemd.

Terwijl koperatomen blijven diffunderen in het diëlektricum, neemt de isolatie van deze laatste af en creëert een barrièrelaag die de koperatomen blokkeert door verdere diffusie. Een dunne koperen zaadlaag wordt vervolgens gevormd op de barrièrelaag. Deze stap maakt elektropanisatie mogelijk, het vullen van patronen met hoge beeldverhouding met koper. Na het vullen kan het overtollige koper worden verwijderd door metaalchemisch mechanisch polijsten (CMP). Na voltooiing kan een oxidefilm worden afgezet en kan de overtollige film worden verwijderd door fotolithografie en etsenprocessen. Het bovenstaande proces moet worden herhaald totdat de koperen interconnectie is voltooid.

Uit de bovenstaande vergelijking is te zien dat het verschil tussen koperinterconnectie en aluminium interconnectie is dat het overtollige koper wordt verwijderd door metaal CMP in plaats van etsen.

Stap 7: Testen

Het belangrijkste doel van de test is om te verifiëren of de kwaliteit van de halfgeleiderchip voldoet aan een bepaalde standaard, om defecte producten te elimineren en de betrouwbaarheid van de chip te verbeteren. Bovendien zullen defecte producten getest de verpakkingsstap niet invoeren, wat helpt om kosten en tijd te besparen. Electronic Die Sorting (EDS) is een testmethode voor wafels.

EDS is een proces dat de elektrische kenmerken van elke chip in de wafeltoestand verifieert en daardoor de rendement op het halfgeleider verbetert. EDS kunnen als volgt in vijf stappen worden verdeeld:

01 Elektrische parameterbewaking (EPM)

EPM is de eerste stap in het testen van halfgeleiders. Deze stap test elk apparaat (inclusief transistoren, condensatoren en diodes) die vereist is voor halfgeleider geïntegreerde circuits om ervoor te zorgen dat hun elektrische parameters aan de normen voldoen. De hoofdfunctie van EPM is om gemeten elektrische karakteristieke gegevens te bieden, die zullen worden gebruikt om de efficiëntie van de productieprocessen van halfgeleiders en productprestaties te verbeteren (niet om defecte producten te detecteren).

02 Wafer verouderingstest

Het halfgeleidingsdefect is afkomstig van twee aspecten, namelijk de snelheid van productiefefecten (hoger in de vroege fase) en de snelheid van defecten in de hele levenscyclus. Wafer verouderingstest verwijst naar het testen van de wafer onder een bepaalde temperatuur en AC/DC -spanning om de producten te achterhalen die in het vroege stadium defecten kunnen hebben, dat wil zeggen de betrouwbaarheid van het eindproduct te verbeteren door potentiële defecten te ontdekken.

03 Detectie

Nadat de verouderingstest is voltooid, moet de halfgeleiderchip met een sondekaart worden aangesloten op het testapparaat en vervolgens de temperatuur-, snelheids- en bewegingstests kunnen worden uitgevoerd op de wafer om de relevante halfgeleiderfuncties te verifiëren. Zie de tabel voor een beschrijving van de specifieke teststappen.

04 Reparatie

Reparatie is de belangrijkste teststap omdat sommige defecte chips kunnen worden gerepareerd door de problematische componenten te vervangen.

05 stipper

De chips die de elektrische test hebben mislukt, zijn in de vorige stappen opgelost, maar ze moeten nog steeds worden gemarkeerd om ze te onderscheiden. In het verleden moesten we defecte chips met speciale inkt markeren om ervoor te zorgen dat ze met het blote oog konden worden geïdentificeerd, maar nu sorteert het systeem ze automatisch volgens de testgegevenswaarde.

Stap 8: Verpakking

Na de vorige verschillende processen zal de wafel vierkante chips van gelijke grootte vormen (ook bekend als "enkele chips"). Het volgende dat u moet doen, is individuele chips verkrijgen door te snijden. De nieuw gesneden chips zijn erg kwetsbaar en kunnen geen elektrische signalen uitwisselen, dus moeten ze afzonderlijk worden verwerkt. Dit proces is de verpakking, waaronder het vormen van een beschermende schaal buiten de halfgeleiderchip en ze in staat stellen elektrische signalen met de buitenkant uit te wisselen. Het gehele verpakkingsproces is verdeeld in vijf stappen, namelijk wafelzaag, enkele chip -bevestiging, interconnectie, vorm- en verpakkingstests.

01 Wafelzagen

Om talloze dicht gerangschikte chips uit de wafer te snijden, moeten we eerst de achterkant van de wafel zorgvuldig "malen" totdat de dikte voldoet aan de behoeften van het verpakkingsproces. Na het slijpen kunnen we langs de schrijverslijn op de wafel snijden totdat de halfgeleiderchip is gescheiden.

Er zijn drie soorten waferszaagtechnologie: mesknippen, lasersnijden en plasma snijden. Blade -dication is het gebruik van een diamantblad om de wafel te snijden, die vatbaar is voor wrijvingswarmte en puin en dus de wafel beschadigt. Laserdring heeft een hogere precisie en kan gemakkelijk aan de wafels omgaan met dunne dikte of kleine schrijverslijnafstand. Plasma Dicing gebruikt het principe van plasma -etsen, dus deze technologie is ook van toepassing, zelfs als de scribe -lijnafstand erg klein is.

02 enkele wafelbijlage

Nadat alle chips van de wafer zijn gescheiden, moeten we de afzonderlijke chips (enkele wafels) aan het substraat (leadframe) bevestigen. De functie van het substraat is om de halfgeleiderchips te beschermen en hen in staat te stellen elektrische signalen uit te wisselen met externe circuits. Vloeibare of vaste tape -lijmen kunnen worden gebruikt om de chips te bevestigen.

03 Interconnectie

Na het bevestigen van de chip aan het substraat, moeten we ook de contactpunten van de twee aansluiten om elektrische signaaluitwisseling te bereiken. Er zijn twee verbindingsmethoden die in deze stap kunnen worden gebruikt: draadbinding met dunne metalen draden en flip -chipbinding met behulp van bolvormige goudblokken of tinblokken. Draadverbinding is een traditionele methode en flip -chip bindingstechnologie kan de productie van halfgeleiders versnellen.

04 vormen

Na het voltooien van de verbinding van de halfgeleiderchip is een vormproces nodig om een ​​pakket aan de buitenkant van de chip toe te voegen om het halfgeleider geïntegreerd circuit te beschermen tegen externe omstandigheden zoals temperatuur en vochtigheid. Nadat de pakketschimmel is gemaakt als dat nodig is, moeten we de halfgeleiderchip en epoxy -vormverbinding (EMC) in de mal stoppen en afdichten. De verzegelde chip is de uiteindelijke vorm.

05 verpakkingstest

De chips die al hun definitieve vorm hebben gehad, moeten ook de uiteindelijke defect -test doorstaan. Alle afgewerkte halfgeleiderchips die de laatste test invoeren, zijn voltooid halfgeleiderchips. Ze worden in de testapparatuur geplaatst en stellen verschillende omstandigheden in, zoals spanning, temperatuur en vochtigheid voor elektrische, functionele en snelheidstests. De resultaten van deze tests kunnen worden gebruikt om defecten te vinden en de productkwaliteit en productie -efficiëntie te verbeteren.

Evolutie van verpakkingstechnologie

Naarmate de chipgrootte afneemt en de prestatie -eisen toenemen, heeft de verpakking de afgelopen jaren veel technologische innovaties ondergaan. Sommige toekomstgerichte verpakkingstechnologieën en -oplossingen omvatten het gebruik van depositie voor traditionele back-end processen zoals Wafer-level packaging (WLP), stootprocessen en herdistributielaag (RDL) -technologie, evenals etsen- en schoonmaaktechnologieën voor front-end wafer-productie.

Wat is geavanceerde verpakkingen?

Traditionele verpakking vereist dat elke chip uit de wafel wordt gesneden en in een mal wordt geplaatst. Wafer-level verpakking (WLP) is een type geavanceerde verpakkingstechnologie, die verwijst naar het rechtstreeks verpakking van de chip die nog steeds op de wafel is. Het proces van WLP is om eerst te verpakken en te testen en vervolgens alle gevormde chips van de wafer tegelijk te scheiden. In vergelijking met traditionele verpakkingen zijn het voordeel van WLP lagere productiekosten.

Geavanceerde verpakkingen kunnen worden onderverdeeld in 2D -verpakkingen, 2.5D -verpakkingen en 3D -verpakkingen.

Kleinere 2D -verpakkingen

Zoals eerder vermeld, omvat het hoofddoel van het verpakkingsproces het signaal van de halfgeleiderchip naar buiten verzenden, en de hobbels gevormd op de wafer zijn de contactpunten voor het verzenden van invoer-/uitvoersignalen. Deze hobbels zijn verdeeld in fan-in en fan-out. De voormalige waaiervormige zit in de chip en de laatste waaiervormige ligt buiten het chipbereik. We noemen het invoer/uitgangssignaal I/O (invoer/uitgang) en het aantal invoer/uitgang wordt I/O -telling genoemd. I/O -telling is een belangrijke basis voor het bepalen van de verpakkingsmethode. Als de I/O-telling laag is, wordt de woningverpakkingen gebruikt. Omdat de chipgrootte niet veel verandert na de verpakking, wordt dit proces ook wel chipschaalverpakking (CSP) of wafelniveau chipschaalverpakkingen (WLCSP) genoemd. Als de I/O-telling hoog is, worden meestal de ventilatorverpakkingen gebruikt en zijn herverdelingslagen (RDL's) vereist naast hobbels om signaalroutering mogelijk te maken. Dit is "Fan-Out Wafer-level verpakking (FOWLP)."

2.5D -verpakking

2.5D -verpakkingstechnologie kan twee of meer soorten chips in een enkel pakket plaatsen, terwijl signalen lateraal kunnen worden geleid, wat de grootte en prestaties van het pakket kan vergroten. De meest gebruikte 2.5D -verpakkingsmethode is om geheugen- en logische chips in een enkel pakket te plaatsen via een silicium -interposer. 2.5D-verpakking vereist kerntechnologieën zoals door-Silicon Vias (TSV's), micro-bultjes en Fine-Pitch RDL's.

3D -verpakking

3D -verpakkingstechnologie kan twee of meer soorten chips in een enkel pakket plaatsen, terwijl signalen verticaal kunnen worden geleid. Deze technologie is geschikt voor kleinere en hogere I/O -telling halfgeleiderchips. TSV kan worden gebruikt voor chips met hoge I/O -tellingen en draadbinding kan worden gebruikt voor chips met lage I/O -tellingen, en uiteindelijk een signaalsysteem vormen waarin de chips verticaal zijn gerangschikt. De kerntechnologieën die nodig zijn voor 3D-verpakkingen omvatten TSV- en micro-bump-technologie.

Tot nu toe zijn de acht stappen van de productie van halfgeleiderproduct "waferverwerking - oxidatie - fotolithografie - etsen - dunne filmafzetting - interconnectie - testen - verpakkingen" volledig geïntroduceerd. Van "Sand" tot "Chips", Semiconductor Technology voert een echte versie van "Turning Stones in goud".

---

Vetek Semiconductor is een professionele Chinese fabrikant vanTantalum carbide coating, Siliciumcarbide coating, Speciale grafiet, Siliconen carbide -keramiekEnAndere halfgeleider keramiek. Vetek Semiconductor streeft ernaar geavanceerde oplossingen te bieden voor verschillende SIC -waferproducten voor de halfgeleiderindustrie.

Als u geïnteresseerd bent in de bovenstaande producten, neem dan gerust contact met ons op.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E -mail: anny@veteksemi.com